参数化打包结构中字段的位宽，以便模块在端口映射中使用时可以推断位宽
也讨论于： <a href="https://verificationa...
Xilinx - Vivado 项目：VGA IO 不工作
我是 Xilinx-Vivado 的新手。所以目前我们只需要看看...
Vivado：[XSIM 43-3294] 收到信号 EXCEPTION_ACCESS_VIOLATION
运行模拟时出现以下错误。 <pre><code>...
输入数据未加载到寄存器中 - 仅在综合后时序仿真 [VHDL][Vivado] 中出现问题已解决
<strong>这是什么</strong> 我正在尝试...
Vitis 安装前/安装后阶段的 Qemu 错误
TL;DR- Vitis 在安装后抛出 qemu 错误，说在更改解释...
错误：在...附近输入错误；当前类型...;预期类型
我想分别将来自 r_D1_1 和 r_D2_1 的数据（这些是来...
如何将 Fifo Generator (13.2) 与 AXI Stream 接口
我需要帮助解决简单的问题。 对于我的学校项目，我需...
FIFO Generator 13.2 仿真带 AXI 流接口
你好，我需要你的帮助！ 我只想模拟 FIFO Generator...
VHDL 和或反相电路，在仿真期间的前 5 ns 内输出未确定内部信号也没有显示在波形上
我试图展示一个简单的“与”或“反相”电路的仿真结...
如何在 petalinux 的自定义应用程序中使用 axi dma 内核模块？
我正在尝试使用 <a href="https://github.co...
“GT0 未在 xil_defaultlib 中编译”和“gt 未声明”
这是我第一次在 VHDL 中工作，我想知道为什么我会收...
使用 Vivado 将函数的返回值分配给 VHDL 中的多维数组失败
我有以下包，它定义了一个二维数组类型和一些返回初...
在 Vivado HLS 上裁剪图像边缘
我需要在 Vivado HLS 上裁剪出图像的前 20 列和后 1...
Verilog 中的未知模块错误，但模块已存在
我正在为我所在的数字逻辑课程做预实验。我们必须设...