如何在Ubuntu上启动Vivado？
我具有Ubuntu 18.04，并已安装Xilinx Vivado 2019.1...
Zynq处理器GPIO中断
我正在完成有关vitis上的zynq处理器的任务。 由于有...
VHDL功能的表现与仿真不同
在VHDL测试平台中，我具有一个解析csv文件以便初始化...
在Vivado中，如何在“块设计”中“创建端口”，该“块设计”映射到PicoZed
假设我有一些简单的Verilog代码，用于通过每1秒打开...
128位定点表示在Vivado仿真中显示错误
我正在尝试取小数的幂。基数和指数数是可变的。基数...
在Vivado中模拟OpenMSP430
我需要在<a href="https://github.com/olgir...
SystemVerilog：打包，然后使用流运算符解压缩会给出错误：Vivado中的“解压缩数组并置中的元素类型错误”
我正在尝试打包一个2D解压缩的数组，将其通过Verilo...
我在FPGA数学运算中缺少什么？
我正在尝试在VHDL中设计一个模块，以将一个范围转换...
VIVADO测试平台正在输出一条错误消息，指出顶部是一个黑匣子
我正在尝试通过编写一个非常简单的SOP来学习如何使用...
多路复用器不模拟变化
我对 FPGA 还很陌生，目前我正在尝试实现 MUX。 目前...
关于线路上多个驱动程序的问题，错误：[DRC MDRV-1] 多个驱动程序网络：Net led_OBUF[0] 有多个驱动程序：led_OBUF[0]_inst_i_1/O
我正在创建一个简单的 VHDL 代码，它应该使用 8 个输...
使用测试台模拟的 VHDL 计数器为输出提供“未初始化”，这是如何解决的？
下面是一个计数器，用于表示带有 8 个 LED 的 8 位二...
vivado hls 中的以下代码有什么问题？
下面的代码应该从 DDR 中读取一个值，递减它，将结果...
将对象传递到 SystemVerilog 任务/函数 - Vivado Zynq 验证 IP/API
我在 Vivado 中有一个测试平台，它具有 IP 层次结构...