生成if条件必须为常量表达式
我试图为RISC-V程序集创建立即生成器，但是遇到了if...
ModelSim表示：“在“ nand”附近：vcom-1576期待';'”
我只是在ModelSim中写的。 <pre><code>...
VHDL枚举器关系运算符
我目前正在VHDL中对系统进行编程，并且正在使用另一...
Modelsim VHDL测试平台
这是我在Modelsim中的VHDL代码。问题是输出未初始化...
Verilog自检testbench无法运行？建立一个简单的ALU，这应该不难
我的任务是建立一个ALU。但是，我一定不明白测试平台...
我正在Verilog中构建ALU，而我的自检测试台不断收到此连续的蓝色错误？
<strong>我的任务是建立ALU。但是，我一定不...
VHDL符合错误测试台ModelSim
我目前在ModelSim中进行项目，而Im在编译时遇到了一...
如何在测试台VHDL中使用for循环进行多个输入组合？
我是VHDL的新手，我正在为XNOR门编写测试平台。一种...
Modelsim：为什么停止？
下面是我的简单.do文件的内容： <pre class="...
ALU 32位，溢出，零标志
此ALU可以对运算符进行加，减，与或运算 根据提供给...
我在verilog中获得了此shifter模块的未知值
我正在尝试使用32 mux32实现32位右移。我的mux32工作...
在Modelsim上的VHDL中编译项目
在Modelsim上的VHDL中编译项目我遇到以下错误：**错...
4位移位器Verilog门级时，我得到的值未知
我正在尝试使用门级来实现4位右移位器，但是由于某种...
如何依次运行此Verilog模块？
我想让测试平台按顺序运行。我期望的是首先运行AES_...