Verilog：如何从32位移位器门级构建64位移位器
我尝试使用这样的代码在门级构建一个32位移位器，并...
VHDL-modelsim-在CASE的测试台上显示的致命错误
我正在更新我的<strong> VHDL </strong>...
使用测试向量文件的ALU测试平台无法正常工作
我对此并不陌生，这个问题似乎很愚蠢，但是我已经花...
用于乘法和累加MAC的Verilog代码：错误：vish-4014找不到对象
在实现您在下面看到的Verilog代码时，我遇到了如下错...
Modelsim条件波颜色
有没有一种方法可以为modelim中的波应用条件着色？例...
Verilog函数返回错误值
有人可以帮我理解为什么我的功能无法正常工作吗？ &...
尝试将我的Verilog代码从modelim转移到quartus时遇到很多错误
大家好，我在modelsim中建立了一个简单的设计，并带...
VHDL中的纹波进位加法器
嗨，我正在尝试使用VHDL做一个4位纹波进位加法器。问...
ModelSim 10.5 所有优化都被禁用错误
我在 <code>ModelSim SE-64 10.5</code>...
综合 ISE 中的整数输出变为二进制
我有一个 VHDL BCD 计数器，它的输出是一个整数值（...
系统 Verilog 非法分配：无法将解压缩类型分配给打包类型
在系统 Verilog 中我写道： <pre><code>...
16 位乘法器 vhdl 代码合成错误
我想写一个16bit * 16bit的乘法代码。这是我的代码：...
向量的值不会更新
我在 system-verilog 中有一个 32x32 乘法器，带有 ...
某些操作的波形无法正常工作
我是 vhdl、modelsim、波形等方面的新手。我开发了一...