模拟寄存器文件时 Modelsim 中的 Verilog 编译器错误
我正在尝试编写一些 verilog 代码来创建一个包含 32...
编译简单解码器时类型错误解析中缀表达式
这是vhdl中的代码： <pre><code>librar...
VHDL：高速缓存输出信号不一致并且在输出的任何一半之间变化是正确的，但从来没有整个事情
希望你们一切都好:) 我正在尝试实现一个简单的缓存系...
将 if else 语句添加到 While 循环 VHDL
我正在尝试插入 if else 进行循环，但它仍然需要一些...
为什么 'd0 不扩展信号的整个宽度就像 '0 那样？ 使用'0使用 'd0Riviera-Pro 2020.04太bug了，我们放弃了，和Aldec有纠纷
使用 SystemVerilog 和 <strong>Modelsim SE ...
你如何在 VHDL 上添加另一个进程？
如果 MyVariable 等于 1，我想添加如果将报告设备打...
在接口内实例化 nmos (UVM)
我的 UVM 测试台中有一个接口，它由多个 nmos 实例组...
将循环语句添加到每一位 VHDL
大家好，我想问一下是否可以在此代码上添加一个循环...
如何从 Verilog 定义宏中选择特定位？
我最初有一个“params_list.v”文件，其中列出了多个...
为什么我把它当作一个空的 opt-design？
<pre><code>library IEEE; use IEEE.st...
靠近“S1”：vcom-1576期待开始
您好，我是 modelsim 的新手，我不知道如何正确使用...
# ** Fatal: (vsim-3807) 端口的组件和实体之间的类型不匹配
我的 VHDL 文件有一些问题：<br/> 我想乘以 1...
获取 Modelsim 库中已编译模块的列表 语法
我一直在搜索 <a href="https://www.microse...
如何在成绩单窗口中在 ModelSim 和 VSIM 之间切换？
当我们第一次打开 ModelSim 时，脚本窗口显示 <c...