如何在 SPI 中将并行数据输出为测试台 VHDL 中的串行数据？
我正在模拟 SPI 接口以从另一侧测试我的 ADC 接口。...
在测试台模拟中未在正确时间显示寄存器值
根据研究，触发器的输入值在一个上升/下降沿期间读取...
在 SystemVerilog 测试台生成器类中——如何生成无限长的数据流
在我可以在互联网上找到的所有 SystemVerilog 测试台...
ISIM 显示 U 为时钟
我试图将 AM 调制信号模拟为 (1+0.2cos(2<em...
不确定如何为 GTKWave 编写 VHDL(GHDL) 测试平台
我正在尝试通过命令提示符在 GTKWave 上运行以下代码...
GHDL 测试平台构建错误 - 我该如何解决？
我是 VHDL 的初学者。我正在使用 GHDL 来实现我的 V...
我的测试台总是显示 X 作为输出
我无法识别错误，但所有代码在逻辑和语法上似乎都是...
使用 TestBench 从上下文中查找对话框
我正在寻找一种从子上下文中查找 <code>Dialo...
ARM 嵌入式系统的 x86 测试平台
我在一个较小的嵌入式项目中工作，其中 arm cortex ...
在modelsim仿真中无法识别DUT
很遗憾，我无法在 Modelsim 中正确调试代码。事实上...
VHDL 测试平台/Vivado
我是 VHDL 语言和 Vivado 2020.1 平台的新手。我正在...