GHDL编译问题
我是GHDL软件的新手。为Windows下载ghdl后，我检查了...
Verilog垃圾输入不会导致垃圾输出
我正在用verilog编写一个简单的控制单元。像这样。 ...
verilog gtkwave十六进制数字继续打印
即使我在测试台上以8'b ???? ~~格式编写它，当我...
无法初始化 GTK！是否设置了 DISPLAY env var/xhost？在 Debian WSL
我正在尝试使用文件 <strong>"testar.sh&...
如何测试平台 VHDL 信号并在 GTKWAVE 中显示它们？
我在终端中使用 <strong>GHDL</strong>...
为什么 ModelSIM 不显示时序波形，而 GTKWave 可以？
我对 verilog 有点陌生，并在所有基本概念上苦苦挣扎...
打开 .vcd 文件时出错无此文件或目录
我的 Verilog 代码存储在 <code>C:\FA<...
为chisel中的模拟生成寄存器延迟
当我使用 Verilog 时，我想定义一个这样的寄存器： ...
GTKW 无法阻止应用程序 (GHDL macos)
我能够在 macos 上的 GHDL 中成功分析和运行一个简单...
不确定如何为 GTKWave 编写 VHDL(GHDL) 测试平台
我正在尝试通过命令提示符在 GTKWave 上运行以下代码...