在特定信号打开后，如何编写coverpoint来检查信号是否打开？

问题描述

在这里，我试图写一个覆盖点以检查信号a接通后是否有信号b（on）。

check: coverpoint {a,b}{
bins hit = {2'b11}
}

我相信上面的掩盖点会在两个信号都打开时进行检查。我不确定我们如何准确地写出我提到的场景。任何帮助，将不胜感激。另外，如果您知道学习系统Verilog，也请以最好的资源帮助我。

解决方法

cover伪指令在时间序列上比covergroup更好，但是需要一个采样时钟：

check: cover property (@(posedge clk) a |-> ##[*] b; );