为什么在MIPS 32位架构中操作码为6位长

问题描述

以下是用于32位ARM和MIPS架构的数据传输指令格式。 32位ARM体系结构具有4位操作码，因为有16个寄存器（2 ^ 4 = 16）。32位MIPS体系结构具有6位操作码。考虑到MIPS中有32个寄存器，它应该不是5位吗？

解决方法

寄存器的数量与操作码位的数量无关，它与所支持指令的数量有关（考虑到存在指令前缀之类的技术，这仍然不是一个硬限制因素）。

另一方面，操作数的位数（您的图片中的Rs和Rd）与寄存器的数量有关（它们为5位，因为MIPS具有32个寄存器，即2 ^ 5 = 32）。

因此，操作码有6位，仅意味着您能够编码多达2 ^ 6 = 64个不同的指令，这些指令可以在单个解码周期中解释。

,

Opcode编码和寄存器字段编码以及立即数/ const编码是不同的，它们之间的权衡取舍，因为当它们必须共存于同一条指令中时，它们之间的取舍会变大。

每个字段的大小决定了该字段中可以表示的不同项目的数量。

与MIPS相比，例如RISC V将I型指令中的“ const”立即数字段缩短为12位，从而允许使用更大的操作码字段-基本指令集操作码字段中为7位，外加3位额外字符func中的位（通常也将这些字段颠倒，从右到左）：

+-------------------------------------------+
| imm:12 | rs1:5 | func:3 | rd:5 | opcode:7 |    I-Type
+-------------------------------------------+

这些额外的操作码位用于：

• 处理不同长度的指令，RISC V允许以下大小：
  • 称为压缩的16位指令，可以混合使用
  • 32位，用于32位和64位处理器
  • 48位及更大（这些扩展名尚未标准化）
• 指令集的长寿和发展
  • 随着时间的流逝，添加了说明，但很少删除以保持向后 兼容性
• 扩展指令集以满足应用程序和设备的特定需求
  • 在嵌入式应用中可能会发生这种情况，其中所做的扩展绝不会包含在官方规范中