问题描述
当发出pcie读取请求时,FPGA将响应一个延迟(由于从FPGA中自定义组件读取的延迟)。由于这个原因,我在大多数情况下会得到完整的'ff'。可以等待读取。这与pcie完成超时值有关吗?
使用命令 须藤setpci -s01:00.0 CAP_EXP + 0x28.W = 0x0000
我在驱动程序中使用此设置CTO值 pcie_capability_clear_and_set_word(dev,PCI_EXP_DEVCTL2,PCI_EXP_DEVCTL2_COMP_TIMEOUT,0xd);
输出:
$ sudo lspci -vv -s 01:00.0 | grep -A1 DevCtl2 DevCtl2:完成超时:4s至13s,TimeoutDis-,LTR-,OBFF已禁用 LnkCtl2:目标链接速度:8GT / s,输入合规性-SpeedDis-
解决方法
暂无找到可以解决该程序问题的有效方法,小编努力寻找整理中!
如果你已经找到好的解决方法,欢迎将解决方案带上本链接一起发送给小编。
小编邮箱:dio#foxmail.com (将#修改为@)