问题描述
我一直在努力将Dhrystone基准测试用于microsemi PolarFire FPGA的risc-v配置（来自此git repo：https://github.com/riscv/riscv-tests/tree/master/benchmarks/dhrystone）。除此问题外，我已经基本设置了基准：要使用Start_Timer（）和Set_Stats（）函数，我需要能够访问mcycle和minstret CSR寄存器以确定所执行的时钟周期的数量。 （SetStats在此文件中，并使用encoding.h https://github.com/riscv/riscv-tests/blob/master/benchmarks/common/syscalls.c中的read_csr（）函数）
我认为这是问题所在，因为调试器在进入这两个函数中的任何一个时都会遇到陷阱，并且寄存器窗口显示mcycle / minstret寄存器仅将0x0保留为一个值。 （如果没有这些基准，基准将继续执行-但显然，如果没有计时器，它不是功能全面的基准）。
此外，当我启动调试器时，还会收到以下消息：“信息：禁用从CSR读取抽象命令”。和“信息：禁止从CSR进行抽象命令写入。”
到目前为止，我发现的关于这些消息的唯一信息是从SoftConsole v6.2发行说明中获得的，但是它只说“现在可以安全地忽略这些消息”。而且我不确定如何编辑或是否有可能编辑启动调试器的Openocd.exe文件。
解决方法
暂无找到可以解决该程序问题的有效方法，小编努力寻找整理中！
如果你已经找到好的解决方法，欢迎将解决方案带上本链接一起发送给小编。
小编邮箱:dio#foxmail.com (将#修改为@）