是否可以在io bundle中声明条件信号？

问题描述

只有在凿子模块中设置了参数，才可以声明信号吗？

喜欢：

class GbWrite (val debug_simu: Boolean = true) extends Module {
  val io = IO(new Bundle {
//...
    /* debug */
    if(debug_simu){
      val countcol = Output(UInt(32.W))
    }
  })
//...
  if(debug_simu) {
    io.countcol := pixelCount
  }
//...
}

这段代码给我一个错误：

[info] compiling 1 Scala source to /media/stockage/projets/GbVga/chisel/target/scala-2.12/classes ...
[error] /media/stockage/projets/GbVga/chisel/src/main/scala/gbvga/gbwrite.scala:40:8: value countcol is not a member of chisel3.Bundle{val GBHsync: chisel3.Bool; val GBVsync: chisel3.Bool; val GBClk: chisel3.Bool; val GBData: chisel3.UInt; val Maddr: chisel3.UInt; val Mdata: chisel3.UInt; val Mwrite: chisel3.Bool}
[error]     io.countcol := pixelCount
[error]        ^
[error] one error found
[error] Compilation failed

解决方法

暂无找到可以解决该程序问题的有效方法，小编努力寻找整理中！

如果你已经找到好的解决方法，欢迎将解决方案带上本链接一起发送给小编。

小编邮箱:dio#foxmail.com (将#修改为@）

chisel hdl scala