使用宏定义总线字段

问题描述

我试图通过以下方式使用宏来定义不同的总线位字段：


// bitfields NC  / YC          /  XC
//           0:2 / 3:(WIDTH+2) / (WIDTH+2+1): WIDTH+(WIDTH+2)
// first 
`ifdef VStrLite
    `define WIDTH = 10;
`else
    `define WIDTH = 11;
`endif

// then 
`define YC (`WIDTH +2) : 3
`define XC (`WIDTH + `WIDTH + 2) : (`WIDTH +2 + 1)

// finally in other module
line 1: assign endframe = (bus[`XC]==639 && bus[´YC]==479)? 1: 0;

line n: x <= bus[`XC] - CONST;

结果：

第1行：连续分配左侧的语法错误；

第n行：赋值语句l值中的语法

以常规形式定义YC或XC时（定义YC 13：3），不会出现错误。

是否可以在另一个宏中调用一个宏？有什么建议吗？

谢谢

解决方法

暂无找到可以解决该程序问题的有效方法，小编努力寻找整理中！

如果你已经找到好的解决方法，欢迎将解决方案带上本链接一起发送给小编。

小编邮箱:dio#foxmail.com (将#修改为@）

verilog yosys