问题描述
我观察到Skylake SP在真实硬件上写回干净的缓存行。
@Leeor对这篇帖子Where data goes after Eviction from cache set in case of Intel Core i3/i7的回答指出
从Skylake开始,某些CPU(服务器段)不再具有包含L3,而是具有非包含L3(以支持增加的L2)。这意味着当L2老化后,干净的行也有可能被写回,因为L3通常不保存它们的副本。
我不明白为什么L3的非独占性会导致L2干净的缓存行被写回,有人可以向我解释吗?
编辑:
我终于找到了一种测量这些干净写回次数的方法。在30亿次读取中,只有20次导致带有性能计数器的DRAM干净写回。
Performance counter stats for 'system wide':
3,697,263,307 uncore_imc_1/event=0x4,umask=0x3/ /* cas_count_read */
20 uncore_imc_1/event=0xb8,umask=0x11/ /* wr_cas_rank0 BG0 */
1826.846941108 seconds time elapsed
另一件事是,我只在双路平台上观察到了这些干净的回写。
解决方法
暂无找到可以解决该程序问题的有效方法,小编努力寻找整理中!
如果你已经找到好的解决方法,欢迎将解决方案带上本链接一起发送给小编。
小编邮箱:dio#foxmail.com (将#修改为@)