RISC-V JTAG 与 FPGA 板的连接

问题描述

我有一块 FPGA 板，我加载了 risc-v 处理器，它是 vexrisc。我需要调试位于 PL（可编程逻辑）端的 risc-v。我想要做的是，通过约束文件将 vexrisc 的 jtag 引脚路由到 zedboard 外部引脚，并通过 jtag 适配器将这些引脚与主机（我的电脑）连接。这样，我就可以通过 gdb 调试我的 risc-v 程序。你认为它有效吗？

这是我的框图。 BRAM 正在保留我的 .elf 文件

解决方法

暂无找到可以解决该程序问题的有效方法，小编努力寻找整理中！

如果你已经找到好的解决方法，欢迎将解决方案带上本链接一起发送给小编。

小编邮箱:dio#foxmail.com (将#修改为@）