如何在 Xilinx SDK 中通过 DMA 将数据从内存发送到自定义流 IP？

问题描述

我按照本教程在 Vivado HLS 中创建了两个自定义流 IO：https://www.youtube.com/watch?v=3So1DPe2_4s、concat 和 slice ips。

我按照本教程 https://www.youtube.com/watch?v=R8MSpEU7UKE 创建了块设计。

我想通过 AXI DMA 将数据从 Zynq PS 发送到我的 IPS，然后我想将相同的数据写入 Zynq PS 中的 DDR。我怎样才能在赛灵思 SDK 中做到这一点？ My_Block_Diagram

解决方法

这是一个很笼统的问题。没有关于您的具体问题的更多信息..

您是否阅读过 DMA 产品指南？ （来自 Xilinx 的 PG021 文档）。 它描述了如何使用该 IP 核，包括“示例设计”、“设计流程步骤”和“使用内核进行设计”