问题描述
我按照本教程在 Vivado HLS 中创建了两个自定义流 IO：https://www.youtube.com/watch?v=3So1DPe2_4s、concat 和 slice ips。
我按照本教程 https://www.youtube.com/watch?v=R8MSpEU7UKE 创建了块设计。
我想通过 AXI DMA 将数据从 Zynq PS 发送到我的 IPS，然后我想将相同的数据写入 Zynq PS 中的 DDR。我怎样才能在赛灵思 SDK 中做到这一点？ My_Block_Diagram
解决方法
暂无找到可以解决该程序问题的有效方法，小编努力寻找整理中！
如果你已经找到好的解决方法，欢迎将解决方案带上本链接一起发送给小编。
小编邮箱:dio#foxmail.com (将#修改为@）