如何获得编号的内部电线名称 dump_module Yosys

问题描述

我正在尝试调试 write_verilog 中打印的工作方式。

最让我好奇的是我无法为 Yosys 创建的中间线复制线名称。

如果我举个例子

void dump_sigchunk(std::ostream &f,const RTLIL::SigChunk &chunk,bool no_decimal = false)
{
    if (chunk.wire == NULL) {
        dump_const(f,chunk.data,chunk.width,chunk.offset,no_decimal);
    } else {
        if (chunk.width == chunk.wire->width && chunk.offset == 0) {
            f << stringf("%s",id(chunk.wire->name).c_str());
            log("Wire is\t%s\n",id(chunk.wire->name).c_str()); // attempt to print numbered wire name fails
        } ...
    }
}

而不是给我编号的名字，例如_015_，我只收到内部名称 $procmux$12_CMP，即使相同的 ID 在 verilog 代码中似乎显示为 _015_。 为什么？出于某种原因，它只发生在这个特定的 procmux 电线系列中，对于所有其他中间电线，我得到了正确的编号名称。 这是已知行为吗？

解决方法

暂无找到可以解决该程序问题的有效方法，小编努力寻找整理中！

如果你已经找到好的解决方法，欢迎将解决方案带上本链接一起发送给小编。

小编邮箱:dio#foxmail.com (将#修改为@）