问题描述
对于测试包中包含的测试用例,UVM 测试用例的工厂注册何时发生?是在导入吗?
解决方法
导入包是执行任何代码之前编译过程的一部分。 UVM 工厂注册与模拟时间 0 时参数化类的静态变量的初始化相关联。(我有一个 DVCon paper 会详细介绍)。
但您可能面临的这个问题是您将测试用例放在 SystemVerilog package
中,但从未导入该包。根据您使用的工具和使用的编译过程,有不同的方法来处理这个问题。
对于测试包中包含的测试用例,UVM 测试用例的工厂注册何时发生?是在导入吗?
导入包是执行任何代码之前编译过程的一部分。 UVM 工厂注册与模拟时间 0 时参数化类的静态变量的初始化相关联。(我有一个 DVCon paper 会详细介绍)。
但您可能面临的这个问题是您将测试用例放在 SystemVerilog package
中,但从未导入该包。根据您使用的工具和使用的编译过程,有不同的方法来处理这个问题。