为来自输入的信号设置默认值

问题描述

有什么办法可以设置来自输入的信号的默认值？像这样：

entity norMAL_CONTROL is
    Port (INPUT : in  STD_LOGIC_VECTOR (8 downto 0));
end norMAL_CONTROL;

architecture Behavioral of norMAL_CONTROL is

    signal S : STD_LOGIC_VECTOR (8 downto 0) := INPUT;

begin

end Behavioral;

这段代码没有错误，但它显然没有为 S 设置默认值！

解决方法

暂无找到可以解决该程序问题的有效方法，小编努力寻找整理中！

如果你已经找到好的解决方法，欢迎将解决方案带上本链接一起发送给小编。

小编邮箱:dio#foxmail.com (将#修改为@）

fpga fpga spartan vhdl