我不明白如何做这节课:'(

问题描述

第 2 课：从 16KB 存储器 IC 设计 64 KB 存储器的地址解码器，知道存储器基地址为 94000H，地址解码器是使用电路组合逻辑设计的。

解决方法

64KB 是 16KB 的四倍，因此您将需要四个 16KB 内存芯片。寻址 64 KB = 2¹⁶ 字节的内存需要 CPU 和内存芯片之间的 16 条线。让我们将这些电线枚举为 0..15：

       15   11    7    3  0 
        |    |    |    |  | 
lowest: 0000_0000_0000_0000b
highest:1111_1111_1111_1111b

您的 16KB 芯片仅使用寻址引脚 0..13，将它们全部并行连接到地址总线。剩下的14..15脚需要解码成4个片选（CS）信号，每个都连接到各自对应的16KB芯片上，当CS不1时导致芯片空闲强>.

解码器的组合逻辑很简单：

CPU pins   CS3 CS2 CS1 CS0
15 14
 0  0       0   0   0   1
 0  1       0   0   1   0
 1  0       0   1   0   0
 1  1       1   0   0   0  

解码器的构造取决于可用的逻辑门，例如 CS0 应该是 1 当且仅当引脚 14 和 15 都位于 0，因此您可能需要两个输入反相器和一个AND门。

将地址空间重新映射到 94000H

       19   15   11    7    3  0 
        |    |    |    |    |  | 
94000h: 1001_0100_0000_0000_0000b

仅影响 64KB 内存的地址位 14，因此您应该在四个 CS 解码器的输入上反转该位，并且您可以忽略寻址引脚 16..19。