问题描述
所以我创建了这个项目,在我的 Zedboard 上通过 VGA 显示来自摄像机 OV7670 的视频,仅使用 PL 部分,合成运行良好,但是当我尝试生成比特流时,我得到了这些我不能的错误好像明白了:
错误 1:[Place 30-574] IO 引脚和 BUFG 之间的布线布局不当。如果此设计可接受此次优条件,您可以使用 .xdc 文件中的 CLOCK_DEDICATED_ROUTE 约束将此消息降级为警告。但是,强烈建议不要使用此覆盖。这些示例可直接在 .xdc 文件中使用以覆盖此时钟规则。
pclk_IBUF_inst (IBUF.O) 被锁定到 IOB_X0Y43 并且 pclk_IBUF_BUFG_inst (BUFG.I) 由时钟放置器临时放置在 BUFGCTRL_X0Y7 上
错误 2:[放置 30-99] 放置器失败,错误为:“IO 时钟放置器失败” 请在放置期间查看所有 ERROR、CRITICAL WARNING 和 WARNING 消息以了解失败的原因。
错误 3:[Common 17-69] 命令失败:放置器无法放置所有实例
这里有一个链接,如果您想看一看,您应该可以找到所需的一切: https://github.com/moncefou/camera_vga_zedboard
解决方法
暂无找到可以解决该程序问题的有效方法,小编努力寻找整理中!
如果你已经找到好的解决方法,欢迎将解决方案带上本链接一起发送给小编。
小编邮箱:dio#foxmail.com (将#修改为@)