问题描述
我在 AnyLogic 中设置了一个参数变化实验,我想在其中改变布尔参数。本质上,有 20 个这些布尔参数(参数 01 - 参数 20)按指定顺序排列,我尝试模拟参数值的每种可能组合。唯一的限制是两个连续的参数不能都为 true(所以如果 parameter01 为 true,则 parameter02 不能,依此类推)。
我试图做的是使用 Freeform Variation 中的“Expression”列并为每个参数制定规则。例如,我为 parameter01 编写的代码是 (parameter01 && !parameter02) || (!parameter01 && parameter02) || (!parameter01 && !parameter02)
。正如您可能知道的那样,我尝试对 parameter01 和 parameter02 的每个允许的值组合进行编码,仅排除两者都为 true 的情况,这是不允许的。不幸的是,这并没有按预期工作,因为在每次模拟运行中,anylogic 将每个参数设置为 false。
你能告诉我我做错了什么,或者更重要的是,你有解决我的问题的方法吗? 提前致谢!
解决方法
暂无找到可以解决该程序问题的有效方法,小编努力寻找整理中!
如果你已经找到好的解决方法,欢迎将解决方案带上本链接一起发送给小编。
小编邮箱:dio#foxmail.com (将#修改为@)